Bộ chuyển đổi mức 4 bit cho I2C, I3C và SPI: Dịch điện áp hai chiều tự động 0,95V–5,0V với ETEK ETF0104

MỘT Bộ dịch mức 4 bit cho I2C và các bus ngoại vi đa tín hiệu là cần thiết bất cứ khi nào bộ xử lý máy chủ điện áp thấp—hoạt động ở I/O lõi 0,95V, 1,2V hoặc 1,8V—phải giao tiếp đáng tin cậy với các cảm biến 3,3V hoặc 5,0V cũ, EEPROM, IC quản lý nguồn và bộ thu phát truyền thông. Khi các SoC và FPGA hiện đại thu nhỏ hình dạng bóng bán dẫn để giảm mức tiêu thụ điện năng, các dãy I/O của chúng không còn có thể chịu được điện áp kéo lên 3,3V hoặc 5,0V một cách trực tiếp, trong khi các thiết bị ngoại vi vẫn yêu cầu ngưỡng logic cao hơn để chống nhiễu.

Để kết nối các miền điện áp này mà không cần điều khiển hướng bằng phần mềm hoặc các mảng MOSFET rời rạc cồng kềnh, Vi điện tử ETEK đã phát triển ETF0104, bộ dịch mức đa điện áp tự động hai chiều 4 kênh hỗ trợ cả cống hở (I²C, I3C, MDIO, SMBus) và kéo đẩy Giao diện (SPI, UART, I2S, SDIO, DMIC, GPIO) trên 0,95V–3,3V đến 1,62V–5,0V với tốc độ dữ liệu lên tới 40 MHz.

Trong bài viết này bạn sẽ học:

• Tại sao các bus I2C, I3C và SPI điện áp hỗn hợp cần bộ chuyển mức 4 bit tự động hai chiều
• Cấu trúc chuyển mạch RON thấp của ETF0104 chuyển tín hiệu lên xuống mà không cần chân DIR như thế nào
• Cách tính giá trị điện trở kéo lên để có tốc độ dữ liệu tối đa và dòng điện chìm an toàn
• Tùy chọn gói (TSSOP14, 2,0 mm × 1,7 mm QFN12, 1,6 mm × 1,6 mm QFN12) và hướng dẫn bố trí PCB

Bộ chuyển đổi mức 4 bit cho giao diện I2C và đa tín hiệu là gì?

MỘT Bộ dịch mức 4 bit cho I2C là IC dịch điện áp hai chiều bốn kênh có chức năng chuyển đổi các mức logic kỹ thuật số giữa cổng điện áp thấp (A1–A4, tham chiếu đến REF_A) và cổng điện áp cao hơn (B1–B4, tham chiếu đến REF_B). Vì tích hợp bốn kênh tự động định hướng độc lập trong một gói duy nhất nên một IC có thể dịch hai bus I2C riêng biệt (SDA1/SCL1 và SDA2/SCL2), một bus I2C cộng với hai GPIO ngắt/đặt lại hoặc giao diện SPI / UART / I2S 4 dây hoàn chỉnh mà không yêu cầu chốt điều khiển hướng từ MCU chủ.

Ba thách thức kỹ thuật trong dịch thuật bus hỗn hợp điện áp

1. Đảo ngược hướng mà không cần chốt DIR phần cứng

Các giao thức như I²C, I3C, MDIO và SDIO truyền dữ liệu hai chiều trên cùng một dây—ví dụ: khi thiết bị ngoại vi kéo SDA THẤP để gửi bit ACK ngay sau khi bộ điều khiển truyền một byte địa chỉ. Bộ chuyển mức được điều khiển theo hướng không thể chuyển đổi đủ nhanh nếu không có tín hiệu hướng chuyên dụng, trong khi bộ dịch một lần được đệm thường gặp khó khăn khi điều khiển cả tải thoát nước mở và tải kéo đẩy trên cùng một IC.

2. Mất tính toàn vẹn tín hiệu do RON cao và độ lệch kênh

Bộ chuyển mức MOSFET rời rạc và bộ dịch trở kháng cao tạo ra điện trở nối tiếp hàng chục ohm và độ trễ kênh không khớp. Trong các giao diện tốc độ cao như đồng hồ âm thanh SPI, I3C hoặc I2S 40 MHz, điện trở (RON) quá mức sẽ làm tăng điện áp đầu ra mức thấp (VOL) và làm giảm biên nhiễu, trong khi độ lệch giữa các kênh (tsk) làm hỏng việc thiết lập và giữ thời gian giữa đồng hồ và đường dữ liệu.

3. Không gian bo mạch và tắc nghẽn định tuyến trong phần cứng nhỏ gọn

Việc triển khai bốn kênh chuyển mức hai chiều với các MOSFET SOT-23 riêng biệt và tám điện trở kéo lên sẽ tiêu tốn diện tích PCB đáng kể và tạo ra lực đan chéo các cuống dấu vết. Máy chủ nhỏ gọn, máy tính cá nhân, bộ điều khiển công nghiệp và trung tâm thiết bị đeo yêu cầu sơ đồ chân theo dòng trong các gói có quy mô milimet.

Bộ chuyển đổi mức 4-bit ETF0104 hoạt động như thế nào

các ETF0104 sử dụng kiến ​​trúc chuyển mạch bóng bán dẫn được kẹp điện áp được điều khiển bởi hai chân nguồn tham chiếu—REF_A (VCCA, phía hạ thế từ 0,95V đến 3,3V) Và REF_B (VCCB, phía cao thế từ 1.62V đến 5.0V)—cộng với đầu vào cho phép hoạt động ở mức cao (TRONG).

Logic dịch lên và dịch xuống liền mạch

Như chi tiết trong Bảng dữ liệu ETF0104 (Rev 1.3), mỗi kênh (An ↔ Bn) tự động điều chỉnh trạng thái chuyển mạch dựa trên điện áp tức thời trên các cổng:

Khi EN = THẤP, cả bốn kênh dữ liệu đều nhập một trạng thái trở kháng cao (Hi-Z), cách ly các bus bên A và bên B trong quá trình sắp xếp nguồn điện hoặc ở chế độ chờ trong khi chỉ vẽ 0,01 µA điển hình (Tối đa 2 µA) dòng điện tắt máy. Để luôn bật hoạt động, EN có thể được liên kết trực tiếp với REF_A.

Điện trở trạng thái cực thấp 3,0 Ω (RON) để giảm thiểu biến dạng

Khi một trong hai bên kéo một đường THẤP, ETF0104 cung cấp một đường dẫn có điện trở cực thấp có khả năng truyền lên tới Dòng điện qua bóng bán dẫn liên tục 64 mA (IPASS, với định mức tối đa tuyệt đối 100 mA):

• VCCA = 3,3V, VCCB = 5,0V (VI = 0V, IO = 64 mA): RON = 3,0 Ω điển hình (tối đa 7,0 Ω)
• VCCA = 2.5V, VCCB = 5.0V (VI = 0V, IO = 32 mA): RON = 3,0 Ω điển hình (tối đa 8,0 Ω)
• VCCA = 1,8V, VCCB = 3,3V (VI = 0V, IO = 3 mA): RON = 3,71 Ω điển hình (tối đa 10 Ω)
• VCCA = 1,2V, VCCB = 3,3V (VI = 0V, IO = 3mA): RON = 4,52 Ω điển hình (tối đa 10 Ω)
• VCCA = 1.0V, VCCB = 5.0V (VI = 0V, IO = 64 mA): RON = 5,0 Ω điển hình (tối đa 10 Ω)

RON thấp này giữ cho điện áp rơi trên bộ dịch không đáng kể trong các xung I2C ACK và chuyển tiếp đẩy-kéo tốc độ cao, duy trì đầy đủ biên độ nhiễu VIL trên cả hai phía của bus.

Tốc độ dữ liệu lên tới 40 MHz và độ trễ truyền dưới nano giây

Bởi vì ETF0104 là một bộ dịch chuyển mạch thụ động không có bộ đệm chốt bên trong nên độ trễ truyền qua bộ chuyển mạch là cực kỳ ngắn và độ lệch giữa các kênh (tsk) chỉ là 0,2 ns điển hình (tối đa 0,5 ns):

• Dịch xuống (3,3V → 1,8V, CL = 20 pF): tPLH = 0,3 ns điển hình (tối đa 1,2 ns); tPHL = 0,4 ns điển hình (tối đa 2,0 ns)
• Dịch xuống (5.0V → 3.3V, CL = 20 pF): tPLH = 0,8 ns điển hình (tối đa 1,2 ns); tPHL = 0,4 ns điển hình (tối đa 1,5 ns)
• Dịch lên (1.8V → 3.3V, CL = 20 pF): tPLH = 0,6 ns điển hình (tối đa 1,0 ns); tPHL = 1,2 ns điển hình (tối đa 3,0 ns)
• Dịch lên (1.2V → 1.8V, CL = 20 pF): tPLH = 1,1 ns điển hình (tối đa 1,5 ns); tPHL = 1,7 ns điển hình (tối đa 3,0 ns)
• Tần số truyền tối đa (fMAX): tối thiểu 40 MHz (RUP = 100 Ω, CL = 30 pF), dễ dàng bao phủ các giao diện Tiêu chuẩn/Nhanh/Chế độ nhanh Plus I2C, I3C, MDIO, UART, I2S và SPI.

ETF0104 Thông số kỹ thuật chính và so sánh gói

Tất cả ba biến thể gói ETF0104 đều có sơ đồ chân chảy qua (A1–A4 ở một bên và B1–B4 ở phía đối diện) để đơn giản hóa việc định tuyến theo dõi PCB theo đường thẳng:

(Lưu ý: Trên TSSOP14 ETF0104V, Chân 1 và 9 là NC [Không được kết nối]. Tham khảo Hình 1 và bảng Chức năng Ghim trong Bảng dữ liệu ETF0104 khi tạo dấu chân PCB.)

Hướng dẫn lựa chọn điện trở kéo lên và thiết kế PCB

1. Giữ VCCA (REF_A) làm Điện áp cung cấp thấp nhất:REF_A đặt ngưỡng kẹp công tắc bên trong và phải luôn được kết nối với điện áp giao diện thấp nhất (0,9V ≤ VCCA 5,5V), trong khi REF_B kết nối với nguồn cung cấp cao hơn (VCCB ≥ VCCA + 0,8V trong cấu hình phân cực tiêu chuẩn).
2. Định cấu hình điện trở kéo lên để dịch lên so với dịch xuống:
   1. Dịch lên (A đến B): Các điện trở kéo lên (RB) tới nguồn kéo lên phía cao (VPU ≤ VCCB) là luôn được yêu cầu ở phía B bởi vì công tắc chuyển TẮT khi An lên CAO. Điện trở kéo lên ở phía A (RA) chỉ cần thiết nếu trình điều khiển phía A là cống hở (chẳng hạn như I2C) hoặc có rò rỉ đầu vào vượt quá 1 µA.
   2. Chỉ dịch xuống (B đến A với trình điều khiển kéo đẩy): Nếu một kênh chỉ chuyển xuống từ bộ phát bên B kéo đẩy sang bộ thu bên A CMOS có độ rò rỉ thấp (< 1 µA), thì có thể bỏ qua các điện trở kéo lên bên ngoài trên kênh đó.
3. Cân bằng tốc độ dữ liệu so với dòng chìm trình điều khiển (IOL):
   1. Tốc độ dữ liệu tối đa được điều chỉnh bởi hằng số thời gian RC bên B trong các cạnh tăng: fMAX ≈ 1 / (6 × RB1 × CB1)
   2. Khi kéo đường THẤP, trình điều khiển hoạt động phải chìm dòng tổng hợp từ cả hai điện trở kéo lên: IOL ≈ (VCCA / RA1) + (VCCB / RB1)
   3. Đối với các bus I2C tiêu chuẩn 400 kHz–1 MHz, các giá trị kéo lên giữa 1 kΩ và 4,7 kΩ cung cấp các cạnh nổi rõ ràng trong khi vẫn giữ dòng điện chìm tốt trong giới hạn trình điều khiển I²C; đối với các liên kết đa megahertz tốc độ cao, các giá trị điện trở thấp hơn (xuống tới 100 Ω–220 Ω) sẽ giảm thời gian tăng (tR ≈ 10 ns tại RUP = 220 Ω, CL = 50 pF).
4. Tách rời REF_B và REF_A cục bộ: Đặt một Tụ lọc gốm 0,1 µF gần các chân REF_B và REF_A để ổn định tham chiếu sai lệch trong quá trình chuyển đổi đa kênh nhanh.

Cần một bộ dịch 2 kênh, 8 kênh hoặc giao diện thẻ SIM chuyên dụng? Khám phá Bộ chuyển đổi mức hai chiều ETF0102 2 bit, đọc bài viết của chúng tôi trên Bộ chuyển đổi mức hai chiều 8 kênh ETS0108 Và Trình dịch cấp độ thẻ SIM ET4559, hoặc duyệt toàn bộ ETEK Dòng sản phẩm IC Level Shifter.

Câu hỏi thường gặp

Tại sao ETF0104 phù hợp làm bộ chuyển mức 4 bit cho xe buýt I2C và I3C?

ETF0104 sử dụng kiến ​​trúc chuyển mạch thụ động RON thấp (điển hình 3.0 Ω) hỗ trợ cả cống mở và kéo đẩy truyền tín hiệu không có chốt điều khiển hướng. Vì nó không có trình điều khiển đầu ra một lần bên trong có thể gây xung đột bus trong quá trình bắt tay I2C ACK hoặc chuyển đổi động I3C nên tín hiệu truyền hai chiều với độ trễ dưới nano giây.

Một ETF0104 có thể dịch cả hai dòng I2C thoát mở và tín hiệu GPIO hoặc SPI kéo đẩy cùng một lúc không?

Đúng. Tất cả bốn kênh (A1–A4 ↔ B1–B4) hoạt động độc lập giữa các miền điện áp REF_A và REF_B được chia sẻ. Ví dụ: hai kênh có thể dịch bus I2C thoát nước mở (SDA, SCL) với điện trở kéo lên ở cả hai bên, trong khi hai kênh còn lại dịch tín hiệu ngắt kéo đẩy, chọn chip hoặc UART.

Điện áp tối thiểu được ETF0104 hỗ trợ là bao nhiêu?

Nguồn tham chiếu điện áp thấp REF_A (VCCA) hỗ trợ dịch hai chiều xuống 0,95V (với điều kiện hoạt động của ứng dụng được chỉ định từ 0,9V đến 5,5V), trong khi hỗ trợ REF_B (VCCB) 1.62V đến 5.0V (lên đến 5,5V). Điều này cho phép dịch trực tiếp giữa logic lõi 1.0V/1.2V/1.8V và các thiết bị ngoại vi 1.8V/2.5V/3.3V/5.0V.

Chân EN hoạt động như thế nào khi bật và tắt nguồn?

Khi chân EN được kéo xuống THẤP (VIL(EN) 0,3 × VCCA), tất cả bốn cổng I/O bên A và bên B được đặt ở trạng thái trở kháng cao (Hi-Z) và dòng tắt máy giảm xuống 0,01 µA điển hình. Kéo EN CAO (VIH(EN) ≥ 0,7 × VCCA) hoặc buộc EN trực tiếp vào REF_A sẽ cho phép dịch hai chiều trên tất cả các kênh.

Kết luận: Dịch điện áp 4 kênh linh hoạt trong một bước chân nhỏ

Cho dù bạn đang kết nối hai bus I2C, giao diện cảm biến I3C hay liên kết SPI 4 dây trên các miền 0,95V đến 5,0V, ETF0104 cung cấp độ biến dạng thấp, vô hướng Bộ dịch mức 4 bit cho I2C và giao diện kéo đẩy trong các gói TSSOP14 và QFN12 siêu nhỏ gọn.

👉 Ghé thăm Trang sản phẩm ETF0104, tải xuống Bảng dữ liệu ETF0104hoặc khám phá ETEK Danh mục IC chuyển đổi cấp độ

✉️ Yêu cầu mẫu: https://www.etekmicro.com/sample