Guide de conception de circuits de porte logique : implémentation de porte OU à entraînement élevé de 1,65 V à 5,5 V avec l'ETQ74LVC1G32 qualifié AEC-Q100

UN circuit de porte logique constitue le bloc décisionnel fondamental du matériel numérique, combinant des signaux d'entrée binaires pour contrôler le séquençage de l'alimentation, l'agrégation d'interruptions, le déclenchement d'horloge et les verrouillages de sécurité sans alourdir un microcontrôleur hôte ou un FPGA. Alors que les boîtiers de circuits intégrés quadruples multi-grilles dominaient autrefois la conception des cartes, les circuits imprimés automobiles et industriels haute densité modernes s'appuient de plus en plus sur une logique CMOS à grille unique (« 1G ») placée directement au point d'acheminement du signal pour éliminer les longs tronçons de trace, réduire la diaphonie et combler les domaines de tension incompatibles.

Pour prendre en charge des interfaces numériques robustes et limitées en espace, ETEK Microélectronique conçu le ETQ74LVC1G32, une porte OU positive à 2 entrées unique qualifiée Automotive AEC-Q100 Grade 1 fonctionnant à partir de 1,65 V à 5,5 V avec Entrées tolérantes aux surtensions de 5,5 V, Entraînement à sortie équilibrée ±32 mA, et ultra-compact SC70-5 et SOT23-5 forfaits.

Dans cet article, vous apprendrez :

• Comment fonctionne un circuit de porte logique OU à 2 entrées et son comportement en table de vérité
• Quatre pièges matériels courants dans les conceptions logiques à tension mixte et automobiles
• Comment l'ETQ74LVC1G32 offre une vitesse de classe LCX et un variateur de ±32 mA entre -40°C et +125°C
• Quatre topologies de circuits pratiques et règles de disposition des PCB pour une logique CMOS haute vitesse

Qu'est-ce qu'un circuit de porte logique OU ?

Une salle d'opération circuit de porte logique est un commutateur numérique combinatoire qui implémente une disjonction logique (Y = A + B). Sa sortie (Y) passe à un état logique HAUT chaque fois qu'au moins une de ses entrées (A ou B) est affirmée HAUT, et ne passe à l'état BAS que lorsque toutes les entrées sont FAIBLES simultanément. Dans la conception matérielle, les portes OU simples à 2 entrées sont largement utilisées pour combiner des événements de réveil actifs, fusionner les indicateurs de défaut, les signaux d'activation de porte et mettre en mémoire tampon les sorties numériques faibles sur les rails d'alimentation de 1,8 V, 2,5 V, 3,3 V et 5,0 V.

Quatre défis matériels dans les circuits de portes logiques modernes

1. Retour sous tension pendant une mise hors tension partielle

Les systèmes embarqués divisent fréquemment les rails d'alimentation en domaines de veille permanents et domaines actifs commutés. Les entrées logiques CMOS standard contiennent des diodes de serrage ESD supérieures liées au rail VCC. Si un signal de 3,3 V ou 5,0 V pilote l'entrée d'une porte logique dont l'alimentation VCC est mise hors tension (VCC = 0 V), le courant circule à travers la diode de serrage supérieure vers le rail d'alimentation non alimenté, ce qui gaspille l'énergie de la batterie et provoque des réinitialisations erratiques de verrouillage ou de baisse de tension.

2. Interface à tension mixte entre les capteurs 5 V et les SoC basse tension

Les cartes industrielles et automobiles combinent régulièrement des émetteurs-récepteurs CAN/LIN 5,0 V ou des capteurs Hall existants avec des microcontrôleurs 3,3 V ou 1,8 V. Une porte logique standard alimentée à partir de 1,8 V ou 3,3 V ne peut pas accepter un signal d'entrée de 5,0 V à moins que son étage d'entrée ne soit spécifiquement conçu sans fixation de rail positive à VCC.

3. Force d'entraînement GPIO insuffisante pour les charges capacitives

Les MCU et SoC avancés de nœuds de processus limitent souvent les courants de source et de puits GPIO à 2 mA – 8 mA. Le pilotage de longues traces de carte, d'optocoupleurs, de voyants LED ou de multiples charges de sortance directement à partir d'une broche MCU faible dégrade les temps de montée et de descente (tr, tf) et augmente le décalage du délai de propagation.

4. Contraintes thermiques et ESD dans les environnements automobiles

Les modules de commande de carrosserie, les unités d'infodivertissement en cabine et les contrôleurs industriels doivent fonctionner de manière fiable jusqu'à +125°C température ambiante tout en survivant aux décharges électrostatiques sévères (ESD) et aux événements de verrouillage de l'alimentation. Les portes logiques de qualité commerciale évaluées uniquement à +85°C n'ont pas la marge de qualification requise pour l'électronique automobile.

Comment l'ETQ74LVC1G32 optimise la conception des circuits de porte logique

Le ETQ74LVC1G32 est fabriqué dans une technologie avancée CMOS basse tension (LVC) qui correspond à la vitesse et à la sortie des familles LCX multi-portes tout en occupant une fraction de la surface du PCB.

Large alimentation de 1,65 V à 5,5 V avec entrées tolérantes aux surtensions de 5,5 V

L'ETQ74LVC1G32 fonctionne sur une plage de tension d'alimentation continue de 1,65 V à 5,5 V (avec une conservation des données jusqu'à 1,5V). Surtout, les deux entrées (A et B) sont tolérant les surtensions jusqu'à 5,5 V indépendant du niveau VCC de fonctionnement.

Cela permet à un circuit de porte logique alimenté par un 1,8 V, 2,5 V ou 3,3 V rail pour accepter des signaux logiques à haute tension (jusqu'à 5,5 V) directement sur ses entrées, fonctionnant comme un traducteur propre haute-basse tension et un combinateur logique dans un seul appareil. De plus, dans des conditions de mise hors tension (VCC = 0 V), le courant de fuite hors tension (IOFF) avec VI ou VO = 5,5 V est limité à seulement 1,0 µA typique (10 µA maximum entre -40°C et +125°C), empêchant la polarisation inverse dans les architectures à mise hors tension partielle.

Capacité de sortie et de source équilibrées ± 32 mA

Contrairement aux portes logiques à faible entraînement, l'ETQ74LVC1G32 est doté d'un étage de sortie symétrique push-pull capable de fournir et d'absorber jusqu'à ±32 mA à VCC = 4,5 V et ±24 mA à VCC = 3,0 V:

• VCC = 4,5 V (IOH = -32 mA / IOL = 32 mA) : VOH = 4,0 V typique (3,8 V min) ; VOL = 0,42 V typique (0,55 V max)
• VCC = 3,0 V (IOH = -24 mA / IOL = 24 mA) : VOH = 2,5 V typique (2,3 V min) ; VOL = 0,38 V typique (0,55 V max)
• VCC = 2,7 V (IOH = -12 mA / IOL = 12 mA) : VOH = 2,4 V typique (2,2 V min) ; VOL = 0,22 V typique (0,40 V max)
• VCC = 2,3 V (IOH = -8 mA / IOL = 8 mA) : VOH = 2,1 V typique (1,9 V min) ; VOL = 0,20 V typique (0,30 V max)
• VCC = 1,65 V (IOH = -4 mA / IOL = 4 mA) : VOH = 1,52 V typique (1,29 V min) ; VOL = 0,08 V typique (0,24 V max)

Retard de propagation à grande vitesse et puissance statique proche de zéro

Comme précisé dans le Fiche technique ETQ74LVC1G32 (Rév. 1.7.c), le délai de propagation (tPD) de l'entrée A ou B à la sortie Y est juste 4,9 ns typique à VCC = 4,5 V-5,5 V et 6,7 ns typique à VCC = 3,0 V – 3,6 V pilotant une charge standard de 50 pF / 500 Ω.

Lorsque les entrées sont maintenues statiques à VCC ou GND, le courant d'alimentation de repos (ICC) est uniquement 1,0 µA typique à 25°C (10 µA maximum entre -40 °C et +125 °C), et la capacité d'entrée (CIN) est juste 2,5 pF typique, minimisant la charge capacitive sur les bus en amont.

Qualification automobile AEC-Q100 niveau 1

L'ETQ74LVC1G32 est pleinement qualifié pour Automobile AEC-Q100 niveau 1 normes de fonctionnement à travers -40°C à +125°C température ambiante (TJ jusqu'à 150°C), soutenu par des tests de résistance rigoureux au niveau des composants :

• Modèle de corps humain ESD (HBM) : ±4 000 V réussi selon AEC-Q100-002 (JEDEC JS-001)
• Modèle d'appareil chargé ESD (CDM) : ±1 000 V réussi selon AEC-Q100-011 (JEDEC JS-002)
• Immunité de verrouillage (ILU) : ±100 mA Pass à 125°C selon AEC-Q100-004 (JEDEC JESD78F)

ETQ74LVC1G32 Spécifications clés et options de package

Pour s'adapter à la fois aux modules ultra-denses et aux lignes d'assemblage d'inspection optique automatisée (AOI), ETEK propose deux boîtiers à 5 broches de niveau de sensibilité à l'humidité 1 (MSL 1), sans plomb et conformes à RoHS, partageant le même brochage standard de l'industrie (broche 1 : A, broche 2 : B, broche 3 : GND, broche 4 : Y, broche 5 : VCC) :

Quatre applications pratiques de circuits de portes logiques

1. Réveil multisource et agrégation d’interruptions

Dans électronique de carrosserie automobile et les nœuds IoT alimentés par batterie, un MCU se met souvent en veille jusqu'à ce qu'il soit réveillé par un signal de réveil de l'émetteur-récepteur CAN/LIN (WAKE_A) ou par un bouton utilisateur local/un événement de commutateur Hall (WAKE_B). La combinaison des deux signaux actifs-hauts via une porte OU ETQ74LVC1G32 permet à chaque événement d'affirmer une seule broche de réveil du MCU tout en isolant les deux sources l'une de l'autre.

2. Verrouillage de sécurité matériel et activation du déclenchement

Les régulateurs de puissance, les pilotes de moteur et les pilotes laser nécessitent souvent une activation active élevée (EN) qui reste activée si le MCU hôte principal demande le fonctionnement (MCU_EN) ou si une minuterie matérielle de maintien (HOLD_EN) est active pendant le redémarrage du micrologiciel. Le placement d'un ETQ74LVC1G32 directement sur la broche EN du régulateur garantit un maintien du rail d'alimentation sans problème, sans chutes de tension de diode externe OU.

3. Traduction descendante de la logique 5 V aux entrées 3,3 V ou 1,8 V

Parce que les entrées de l'ETQ74LVC1G32 tolèrent jusqu'à 5,5 V quelle que soit la tension d'alimentation, alimentant la broche VCC de la porte à partir de la cible 3,3 V ou 1,8 V Le rail MCU permet de combiner les sorties de capteur numérique 5,0 V et de les décaler vers des niveaux CMOS de 3,3 V ou 1,8 V en une seule étape.

4. Mise en mémoire tampon de ligne à courant élevé

En reliant les entrées A et B ensemble (ou en reliant une entrée à GND), l'ETQ74LVC1G32 agit comme un ±32 mA tampon qui restaure les bords nets du signal et pilote les traces de fond de panier ou les LED d'état à haute capacité. Pour la mise en mémoire tampon de bus multicanal ou la logique d'inversion, explorez nos articles sur Tampons octaux et pilotes de ligne ET74LV541V et Circuits inverseurs logiques ET74LVC04A.

Directives de disposition et de conception des circuits imprimés pour les portes logiques LVC

1. Liez toutes les entrées inutilisées à un niveau logique valide : Ne laissez jamais les entrées CMOS flotter. Si une seule entrée de la porte OU est utilisée comme tampon non inverseur, reliez la deuxième entrée directement à GND (ou reliez A et B ensemble) afin que l'étage d'entrée ne puisse pas osciller près du seuil de commutation et tirer un courant de passage excessif.
2. Observez les limites de taux de variation de transition d'entrée (tr, tf) : Pour éviter toute oscillation de sortie sur des signaux lents filtrés RC, maintenez les temps de montée et de descente d'entrée dans les limites recommandées par la fiche technique : ≤ 20 ns/V à VCC = 2,5V, ≤ 10 ns/V à VCC = 3,0 V, et ≤ 5 ns/V à VCC = 5,0 V.
3. Placez le découplage de l'alimentation locale à proximité de la broche 5 (VCC) : Étant donné que l'étage de sortie ±32 mA commute en quelques nanosecondes, placez un Condensateur de dérivation en céramique X7R à faible ESR de 0,1 µF à moins de 2 mm de la broche 5 (VCC) et de la broche 3 (GND) pour supprimer le rebond d'alimentation.
4. Puissance dynamique budgétaire à des fréquences de commutation élevées : Utilisez la capacité de dissipation de puissance de la fiche technique (CPD = 21 pF) pour calculer la puissance dynamique lors du basculement à des taux de mégahertz : PD = CPD × VCC² × fi × N + Σ(CL × VCC² × fo).

Foire aux questions

L'ETQ74LVC1G32 peut-il accepter des signaux d'entrée de 5 V lorsqu'il est alimenté par une alimentation de 3,3 V ou 1,8 V ?

Oui. L'ETQ74LVC1G32 est doté d'entrées tolérantes aux surtensions nominales jusqu'à 5,5 V indépendant de sa tension d'alimentation de fonctionnement (VCC = 1,65 V à 5,5 V). Vous pouvez piloter les entrées A et B avec des signaux logiques de 5,0 V tout en alimentant VCC à 3,3 V ou 1,8 V pour traduire la sortie Y vers le rail inférieur.

Qu'arrive-t-il aux entrées et sorties ETQ74LVC1G32 lorsque VCC est de 0 V ?

Lorsque VCC = 0 V, l'ETQ74LVC1G32 entre dans un état de mise hors tension à haute impédance. Avec jusqu'à 5,5 V appliqués aux entrées ou à la sortie, le courant de fuite hors tension (IOFF) est limité à 1,0 µA typique à 25°C (10 µA maximum entre -40 °C et +125 °C), empêchant les signaux actifs de réalimenter un sous-système hors tension.

L'ETQ74LVC1G32 est-il qualifié pour l'électronique automobile ?

Oui. Les packages SC70-5 (ETQ74LVC1G32) et SOT23-5 (ETQ74LVC1G32T) sont Automobile Qualifié AEC-Q100 Grade 1 pour des températures ambiantes de -40°C à +125°C, réussissant les tests HBM ESD de ± 4 000 V (AEC-Q100-002), CDM ESD de ± 1 000 V (AEC-Q100-011) et de verrouillage de ± 100 mA à 125 °C (AEC-Q100-004).

Comment dois-je choisir entre les packages SC70-5 et SOT23-5 ?

Les deux packages partagent exactement la même configuration à 5 broches et les mêmes performances électriques. Choisissez le SC70-5 (ETQ74LVC1G32, 1,3 mm × 2,1 mm) lorsque la priorité est de minimiser l'empreinte PCB dans les modules compacts ou les appareils portables. Choisissez le SOT23-5 (ETQ74LVC1G32T, 1,6 mm × 2,9 mm) lorsque le pas de fil plus large de 0,95 mm simplifie le routage et l'inspection des joints de soudure.

Conclusion : une logique compacte de qualité automobile là où vous en avez besoin

Pour les ingénieurs qui conçoivent des interfaces à tension mixte, des combineurs de réveil et des portails de sécurité dans le matériel automobile et industriel, le ETQ74LVC1G32 offre un entraînement rapide et élevé circuit de porte logique avec un fonctionnement de 1,65 V à 5,5 V, des entrées tolérantes à 5,5 V et une fiabilité AEC-Q100 Grade 1.

👉 Visitez le Page produit ETQ74LVC1G32, téléchargez le Fiche technique ETQ74LVC1G32, ou parcourez les ETEK Portefeuille de circuits intégrés à porte logique numérique

✉️ Demander un échantillon : https://www.etekmicro.com/sample