Shifter de niveau 4 bits pour I2C, I3C et SPI : traduction de tension auto-bidirectionnelle de 0,95 V à 5,0 V avec l'ETEK ETF0104

UN Décaleur de niveau 4 bits pour I2C et les bus périphériques multisignaux sont essentiels chaque fois qu'un processeur hôte basse tension (fonctionnant avec des E/S principales de 0,95 V, 1,2 V ou 1,8 V) doit communiquer de manière fiable avec des capteurs, des EEPROM, des circuits intégrés de gestion de l'alimentation et des émetteurs-récepteurs de communication existants de 3,3 V ou 5,0 V. Alors que les SoC et FPGA modernes réduisent la géométrie des transistors pour réduire la consommation d'énergie, leurs banques d'E/S ne peuvent plus tolérer directement des tensions de rappel de 3,3 V ou 5,0 V, tandis que les périphériques nécessitent toujours des seuils logiques plus élevés pour l'immunité au bruit.

Pour combler ces domaines de tension sans contrôle de direction logiciel ni réseaux MOSFET discrets encombrants, ETEK Microélectronique développé le ETF0104, un traducteur de niveau multi-tension auto-bidirectionnel à 4 canaux qui prend en charge à la fois drain ouvert (I²C, I3C, MDIO, SMBus) et pousser-tirer (SPI, UART, I2S, SDIO, DMIC, GPIO) sur 0,95 V-3,3 V à 1,62 V-5,0 V à des débits de données allant jusqu'à 40 MHz.

Dans cet article, vous apprendrez :

• Pourquoi les bus I²C, I3C et SPI à tension mixte ont besoin d'un décaleur de niveau auto-bidirectionnel à 4 bits
• Comment l'architecture de commutateur de passage à faible RON de l'ETF0104 traduit les signaux de haut en bas sans broche DIR
• Comment calculer les valeurs de résistance de rappel pour un débit de données maximum et un courant absorbé sûr
• Options de boîtier (TSSOP14, 2,0 mm × 1,7 mm QFN12, 1,6 mm × 1,6 mm QFN12) et directives de disposition des circuits imprimés

Qu'est-ce qu'un levier de niveau 4 bits pour les interfaces I2C et multi-signaux ?

UN Décaleur de niveau 4 bits pour I2C est un circuit intégré traducteur de tension bidirectionnel à quatre canaux qui convertit les niveaux logiques numériques entre un port basse tension (A1-A4, référencé par REF_A) et un port haute tension (B1-B4, référencé par REF_B). Parce qu'il intègre quatre canaux d'autodirection indépendants dans un seul boîtier, un circuit intégré peut traduire deux bus I²C séparés (SDA1/SCL1 et SDA2/SCL2), un bus I²C plus deux GPIO d'interruption/réinitialisation, ou une interface SPI/UART/I2S complète à 4 fils sans nécessiter une broche de contrôle de direction du MCU hôte.

Trois défis d'ingénierie dans la traduction de bus à tension mixte

1. Inversion de direction sans broche matérielle DIR

Les protocoles tels que I²C, I3C, MDIO et SDIO transfèrent les données de manière bidirectionnelle sur le même fil, par exemple lorsqu'un périphérique tire SDA LOW pour envoyer un bit ACK immédiatement après que le contrôleur ait transmis un octet d'adresse. Les sélecteurs de niveau à commande de direction ne peuvent pas commuter assez rapidement sans signalisation de direction dédiée, tandis que les traducteurs ponctuels tamponnés ont souvent du mal à piloter à la fois des charges à drain ouvert et push-pull sur le même circuit intégré.

2. Perte d'intégrité du signal due à un RON élevé et à une distorsion du canal

Les décaleurs de niveau MOSFET discrets et les traducteurs à haute impédance introduisent des dizaines d'ohms de résistance en série et des retards de canal incompatibles. Dans les interfaces à grande vitesse telles que les horloges audio 40 MHz SPI, I3C ou I2S, une résistance à l'état passant (RON) excessive augmente la tension de sortie de bas niveau (VOL) et dégrade la marge de bruit, tandis que le biais de canal à canal (tsk) corrompt la synchronisation de configuration et de maintien entre l'horloge et les lignes de données.

3. Espace sur la carte et congestion du routage dans le matériel compact

La mise en œuvre de quatre canaux de changement de niveau bidirectionnels avec des MOSFET SOT-23 discrets et huit résistances de rappel consomme une surface de circuit imprimé importante et force les talons de trace entrecroisés. Les serveurs compacts, les ordinateurs personnels, les contrôleurs industriels et les hubs portables nécessitent un brochage continu dans des boîtiers à l'échelle millimétrique.

Comment fonctionne le levier de vitesse 4 bits ETF0104

Le ETF0104 utilise une architecture de commutateur à transistor passe-tension serrée contrôlée par deux broches d'alimentation de référence :REF_A (VCCA, le côté basse tension de 0,95 V à 3,3 V) et REF_B (VCCB, le côté haute tension de 1,62 V à 5,0 V)—plus une entrée d'activation active-haute (DANS).

Logique transparente de traduction ascendante et descendante

Comme détaillé dans le Fiche technique ETF0104 (Rév. 1.3), chaque canal (An ↔ Bn) ajuste automatiquement son état de commutation en fonction de la tension instantanée sur les ports :

Lorsque EN = LOW, les quatre canaux de données entrent dans un état à haute impédance (Hi-Z), isolant les bus côté A et côté B pendant le séquençage de l'alimentation ou la veille tout en tirant juste 0,01 µA typique (2 µA maximum) courant d'arrêt. Pour un fonctionnement toujours activé, EN peut être lié directement à REF_A.

Résistance à l'état passant (RON) ultra-faible de 3,0 Ω pour une distorsion minimale

Lorsque l'un ou l'autre côté tire une ligne FAIBLE, l'ETF0104 fournit un chemin de conduction à résistance exceptionnellement faible capable de passer jusqu'à Courant de transistor passant continu de 64 mA (IPASS, avec une valeur nominale maximale absolue de 100 mA) :

• VCCA = 3,3 V, VCCB = 5,0 V (VI = 0 V, IO = 64 mA) : RON = 3,0 Ω typique (7,0 Ω maximum)
• VCCA = 2,5 V, VCCB = 5,0 V (VI = 0 V, IO = 32 mA) : RON = 3,0 Ω typique (8,0 Ω maximum)
• VCCA = 1,8 V, VCCB = 3,3 V (VI = 0 V, IO = 3 mA) : RON = 3,71 Ω typique (10 Ω maximum)
• VCCA = 1,2 V, VCCB = 3,3 V (VI = 0 V, IO = 3 mA) : RON = 4,52 Ω typique (10 Ω maximum)
• VCCA = 1,0 V, VCCB = 5,0 V (VI = 0 V, IO = 64 mA) : RON = 5,0 Ω typique (10 Ω maximum)

Ce faible RON maintient la chute de tension aux bornes du traducteur négligeable pendant les impulsions I²C ACK et les transitions push-pull à grande vitesse, préservant ainsi la marge de bruit VIL complète des deux côtés du bus.

Débit de données jusqu'à 40 MHz et délai de propagation inférieur à la nanoseconde

Étant donné que l'ETF0104 est un traducteur de commutateur passif sans tampons de verrouillage internes, le délai de propagation à travers le commutateur est extrêmement court et le biais de canal à canal (tsk) est juste 0,2 ns typique (0,5 ns maximum):

• Traduction vers le bas (3,3 V → 1,8 V, CL = 20 pF) : tPLH = 0,3 ns typique (1,2 ns max) ; tPHL = 0,4 ns typique (2,0 ns max)
• Traduction vers le bas (5,0 V → 3,3 V, CL = 20 pF) : tPLH = 0,8 ns typique (1,2 ns max) ; tPHL = 0,4 ns typique (1,5 ns max)
• Traduction ascendante (1,8 V → 3,3 V, CL = 20 pF) : tPLH = 0,6 ns typique (1,0 ns max) ; tPHL = 1,2 ns typique (3,0 ns max)
• Traduction ascendante (1,2 V → 1,8 V, CL = 20 pF) : tPLH = 1,1 ns typique (1,5 ns max) ; tPHL = 1,7 ns typique (3,0 ns max)
• Fréquence de transmission maximale (fMAX) : 40 MHz minimum (RUP = 100 Ω, CL = 30 pF), couvrant facilement les interfaces Standard/Fast/Fast-Mode Plus I²C, I3C, MDIO, UART, I2S et SPI.

ETF0104 Spécifications clés et comparaison des packages

Les trois variantes du package ETF0104 disposent d'un brochage continu (A1–A4 d'un côté et B1–B4 de l'autre côté) pour simplifier le routage des traces de PCB en ligne droite :

(Remarque : sur le TSSOP14 ETF0104V, les broches 1 et 9 sont Caroline du Nord [Non connecté]. Reportez-vous à la figure 1 et au tableau des fonctions des broches dans le ETF0104 Fiche technique lors de la création d'empreintes de PCB.)

Sélection des résistances de rappel et directives de conception des PCB

1. Conservez VCCA (REF_A) comme tension d'alimentation la plus basse :REF_A définit le seuil de serrage du commutateur interne et doit toujours être connecté à la tension d'interface la plus basse (0,9 V ≤ VCCA ≤ 5,5 V), tandis que REF_B se connecte à l'alimentation supérieure (VCCB ≥ VCCA + 0,8 V dans les configurations de polarisation standard).
2. Configurez les résistances de rappel pour la traduction ascendante ou descendante :
   1. Traduction ascendante (A vers B) : Les résistances pull-up (RB) vers l'alimentation pull-up côté haut (VPU ≤ VCCB) sont toujours obligatoire sur la face B parce que l'interrupteur de passage s'éteint lorsque An passe à HAUT. Les résistances de rappel sur le côté A (RA) ne sont nécessaires que si le pilote du côté A est à drain ouvert (comme I²C) ou présente une fuite d'entrée supérieure à 1 µA.
   2. Traduction vers le bas uniquement (B vers A avec pilote Push-Pull) : Si un canal se traduit uniquement vers le bas depuis un émetteur push-pull côté B vers un récepteur CMOS côté A à faible fuite (< 1 µA), les résistances de rappel externes peuvent être omises sur ce canal.
3. Équilibrer le débit de données par rapport au courant récepteur du pilote (IOL) :
   1. Le débit de données maximum est régi par la constante de temps RC côté B pendant les fronts montants : fMAX ≈ 1 / (6 × RB1 × CB1)
   2. Lorsqu'il tire une ligne FAIBLE, le pilote actif doit absorber le courant combiné des deux résistances de rappel : IOL ≈ (VCCA / RA1) + (VCCB / RB1)
   3. Pour les bus I²C standard de 400 kHz à 1 MHz, les valeurs de pull-up comprises entre 1 kΩ et 4,7 kΩ fournir des fronts montants nets tout en maintenant le courant de puits dans les limites du pilote I²C ; pour les liaisons multi-mégahertz à grande vitesse, des valeurs de résistance plus faibles (jusqu'à 100 Ω – 220 Ω) réduisent le temps de montée (tR ≈ 10 ns à RUP = 220 Ω, CL = 50 pF).
4. Découpler REF_B et REF_A localement : Placez un Condensateur de filtre céramique 0,1 µF proche des broches REF_B et REF_A pour stabiliser la référence de polarisation lors d'une commutation multicanal rapide.

Besoin d'un traducteur 2 ou 8 canaux, ou d'une interface de carte SIM dédiée ? Explorez le ETF0102 Décaleur de niveau bidirectionnel 2 bits, lisez nos articles sur le ETS0108 Décaleur de niveau bidirectionnel à 8 canaux et Traducteur de niveau carte SIM ET4559, ou parcourez l'intégralité d'ETEK Gamme de produits IC Level Shifter.

Foire aux questions

Pourquoi l'ETF0104 convient-il comme décaleur de niveau 4 bits pour les bus I2C et I3C ?

L'ETF0104 utilise une architecture de commutateur passif à faible RON (3,0 Ω typique) qui prend en charge à la fois drain ouvert et push-pull signalisation sans broche de commande de direction. Parce qu'il ne dispose pas de pilote de sortie interne unique qui pourrait provoquer une contention de bus lors des poignées de main I²C ACK ou de la commutation dynamique I3C, les signaux circulent de manière bidirectionnelle avec un délai inférieur à la nanoseconde.

Un ETF0104 peut-il traduire simultanément les lignes I2C à drain ouvert et les signaux push-pull GPIO ou SPI ?

Oui. Les quatre canaux (A1 – A4 ↔ B1 – B4) fonctionnent indépendamment entre les domaines de tension partagés REF_A et REF_B. Par exemple, deux canaux peuvent traduire un bus I²C à drain ouvert (SDA, SCL) avec des résistances de rappel des deux côtés, tandis que les deux canaux restants traduisent des signaux d'interruption push-pull, de sélection de puce ou UART.

Quelle est la tension minimale supportée par l'ETF0104 ?

L'alimentation de référence basse tension REF_A (VCCA) prend en charge la traduction bidirectionnelle jusqu'à 0,95V (avec des conditions de fonctionnement d'application spécifiées de 0,9 V à 5,5 V), tandis que REF_B (VCCB) prend en charge 1,62 V à 5,0 V (jusqu'à 5,5 V). Cela permet une traduction directe entre la logique de base 1,0 V/1,2 V/1,8 V et les périphériques 1,8 V/2,5 V/3,3 V/5,0 V.

Comment se comporte la broche EN lors de la mise sous tension et hors tension ?

Lorsque la broche EN est tirée sur BAS (VIL(EN) ≤ ​​0,3 × VCCA), les quatre ports d'E/S côté A et côté B sont placés dans un état haute impédance (Hi-Z) et le courant d'arrêt chute à 0,01 µA typique. Tirer EN HIGH (VIH (EN) ≥ 0,7 × VCCA) ou lier EN directement à REF_A permet une traduction bidirectionnelle sur tous les canaux.

Conclusion : traduction de tension flexible à 4 canaux dans un encombrement réduit

Que vous combiniez deux bus I²C, une interface de capteur I3C ou une liaison SPI à 4 fils sur des domaines de 0,95 V à 5,0 V, le ETF0104 fournit un signal sans direction et à faible distorsion Décaleur de niveau 4 bits pour I2C et interfaces push-pull dans les packages TSSOP14 et QFN12 ultra-compacts.

👉 Visitez le Page produit ETF0104, téléchargez le Fiche technique ETF0104, ou explorez ETEK Portefeuille de circuits intégrés Level Shifter

✉️ Demander un échantillon : https://www.etekmicro.com/sample