4-Bit-Levelshifter für I2C, I3C und SPI: Auto-bidirektionale Spannungsumsetzung von 0,95 V–5,0 V mit dem ETEK ETF0104

A 4-Bit-Levelshifter für I2C und Multisignal-Peripheriebusse sind immer dann unerlässlich, wenn ein Niederspannungs-Hostprozessor – der mit 0,95 V, 1,2 V oder 1,8 V Kern-E/A arbeitet – zuverlässig mit älteren 3,3 V- oder 5,0 V-Sensoren, EEPROMs, Energieverwaltungs-ICs und Kommunikations-Transceivern kommunizieren muss. Da moderne SoCs und FPGAs die Transistorgeometrien verkleinern, um den Stromverbrauch zu senken, können ihre I/O-Bänke Pull-up-Spannungen von 3,3 V oder 5,0 V nicht mehr direkt tolerieren, während Peripheriegeräte immer noch höhere Logikschwellenwerte für die Störfestigkeit erfordern.

Um diese Spannungsbereiche ohne Software-Richtungssteuerung oder sperrige diskrete MOSFET-Arrays zu überbrücken, ETEK Mikroelektronik entwickelte die ETF0104, ein 4-kanaliger autobidirektionaler Mehrspannungspegelumsetzer, der beides unterstützt offener Abfluss (I²C, I3C, MDIO, SMBus) und Push-Pull (SPI, UART, I2S, SDIO, DMIC, GPIO) Schnittstellen über 0,95 V–3,3 V bis 1,62 V–5,0 V bei Datenraten bis zu 40 MHz.

In diesem Artikel erfahren Sie:

• Warum I²C-, I3C- und SPI-Busse mit gemischter Spannung einen automatisch bidirektionalen 4-Bit-Pegelumsetzer benötigen
• Wie die Low-RON-Pass-Switch-Architektur des ETF0104 Signale ohne DIR-Pin nach oben und unten übersetzt
• So berechnen Sie Pull-up-Widerstandswerte für maximale Datenrate und sicheren Senkenstrom
• Gehäuseoptionen (TSSOP14, 2,0 mm × 1,7 mm QFN12, 1,6 mm × 1,6 mm QFN12) und PCB-Layout-Richtlinien

Was ist ein 4-Bit-Levelshifter für I2C- und Multisignal-Schnittstellen?

A 4-Bit-Levelshifter für I2C ist ein bidirektionaler Spannungsumsetzer-IC mit vier Kanälen, der digitale Logikpegel zwischen einem Niederspannungsanschluss (A1–A4, bezogen auf REF_A) und einem Hochspannungsanschluss (B1–B4, bezogen auf REF_B) umwandelt. Da es vier unabhängige Auto-Richtungskanäle in einem einzigen Gehäuse integriert, kann ein IC zwei separate I²C-Busse (SDA1/SCL1 und SDA2/SCL2), einen I²C-Bus plus zwei Interrupt-/Reset-GPIOs oder eine vollständige 4-Draht-SPI-/UART-/I2S-Schnittstelle übersetzen, ohne dass ein Richtungssteuerpin von der Host-MCU erforderlich ist.

Drei technische Herausforderungen bei der Übersetzung von Mischspannungsbussen

1. Richtungsumkehr ohne Hardware-DIR-Pin

Protokolle wie I²C, I3C, MDIO und SDIO übertragen Daten bidirektional auf derselben Leitung – zum Beispiel, wenn ein Peripheriegerät SDA LOW zieht, um ein ACK-Bit zu senden, unmittelbar nachdem der Controller ein Adressbyte übermittelt hat. Richtungsgesteuerte Pegelumsetzer können ohne dedizierte Richtungssignalisierung nicht schnell genug schalten, während gepufferte One-Shot-Übersetzer oft Probleme haben, wenn sie sowohl Open-Drain- als auch Push-Pull-Lasten auf demselben IC ansteuern.

2. Signalintegritätsverlust durch hohen ROZ und Kanalversatz

Diskrete MOSFET-Pegelumsetzer und hochohmige Übersetzer führen zu Reihenwiderständen im Dutzend-Ohm-Bereich und zu nicht übereinstimmenden Kanalverzögerungen. Bei Hochgeschwindigkeitsschnittstellen wie 40-MHz-SPI-, I3C- oder I2S-Audiotakten erhöht ein übermäßiger Einschaltwiderstand (RON) die Ausgangsspannung (VOL) mit niedrigem Pegel und verringert die Rauschmarge, während der Kanal-zu-Kanal-Versatz (tsk) das Setup- und Hold-Timing zwischen Takt- und Datenleitungen beeinträchtigt.

3. Platinenplatz und Routing-Überlastung in kompakter Hardware

Die Implementierung von vier bidirektionalen Level-Shifting-Kanälen mit diskreten SOT-23-MOSFETs und acht Pull-up-Widerständen beansprucht erhebliche Leiterplattenfläche und erfordert kreuz und quer verlaufende Leiterbahnstichleitungen. Kompakte Server, Personalcomputer, Industriesteuerungen und tragbare Hubs erfordern eine Durchfluss-Pinbelegung in millimetergroßen Gehäusen.

So funktioniert der 4-Bit-Levelshifter ETF0104

Der ETF0104 verwendet eine spannungsgeklemmte Durchgangstransistor-Schalterarchitektur, die von zwei Referenzversorgungspins gesteuert wird –REF_A (VCCA, die Niederspannungsseite von 0,95 V bis 3,3 V) Und REF_B (VCCB, die Hochspannungsseite von 1,62 V bis 5,0 V) – plus einen Aktiv-High-Freigabeeingang (IN).

Nahtlose Up-Translation- und Down-Translation-Logik

Wie im Detail beschrieben ETF0104 Datenblatt (Rev 1.3), jeder Kanal (An ↔ Bn) passt seinen Schaltzustand automatisch basierend auf der aktuellen Spannung an den Ports an:

Wenn EN = LOW, gehen alle vier Datenkanäle in a hochohmigen (Hi-Z) Zustand, Isolieren der A-Seiten- und B-Seiten-Busse während der Stromsequenzierung oder im Standby-Modus, während nur gezogen wird 0,01 µA typisch (Maximal 2 µA) Abschaltstrom. Für einen immer aktivierten Betrieb kann EN direkt an REF_A gebunden werden.

Extrem niedriger Durchlasswiderstand (RON) von 3,0 Ω für minimale Verzerrung

Wenn eine Seite eine Leitung auf LOW zieht, bietet der ETF0104 einen außergewöhnlich niederohmigen Leitungspfad, der bis zu durchdringen kann 64 mA kontinuierlicher Durchgangstransistorstrom (IPASS, mit 100 mA absoluter Maximalleistung):

• VCCA = 3,3 V, VCCB = 5,0 V (VI = 0 V, IO = 64 mA): ROZ = 3,0 Ω typisch (maximal 7,0 Ω)
• VCCA = 2,5 V, VCCB = 5,0 V (VI = 0 V, IO = 32 mA): ROZ = 3,0 Ω typisch (maximal 8,0 Ω)
• VCCA = 1,8 V, VCCB = 3,3 V (VI = 0 V, IO = 3 mA): ROZ = 3,71 Ω typisch (maximal 10 Ω)
• VCCA = 1,2 V, VCCB = 3,3 V (VI = 0 V, IO = 3 mA): ROZ = 4,52 Ω typisch (maximal 10 Ω)
• VCCA = 1,0 V, VCCB = 5,0 V (VI = 0 V, IO = 64 mA): ROZ = 5,0 Ω typisch (maximal 10 Ω)

Dieser niedrige RON hält den Spannungsabfall am Übersetzer während I²C-ACK-Impulsen und Hochgeschwindigkeits-Push-Pull-Übergängen vernachlässigbar, wodurch der volle VIL-Rauschspielraum auf beiden Seiten des Busses erhalten bleibt.

Bis zu 40 MHz Datenrate und Ausbreitungsverzögerung im Sub-Nanosekundenbereich

Da es sich beim ETF0104 um einen passiven Switch-Übersetzer ohne interne Latch-Puffer handelt, ist die Ausbreitungsverzögerung durch den Switch extrem kurz und der Kanal-zu-Kanal-Versatz (tsk) gering 0,2 ns typisch (Maximal 0,5 ns):

• Abwärtsübersetzung (3,3 V → 1,8 V, CL = 20 pF): tPLH = typisch 0,3 ns (maximal 1,2 ns); tPHL = 0,4 ns typisch (maximal 2,0 ns)
• Abwärtsübersetzung (5,0 V → 3,3 V, CL = 20 pF): tPLH = 0,8 ns typisch (maximal 1,2 ns); tPHL = 0,4 ns typisch (maximal 1,5 ns)
• Aufwärtsübersetzung (1,8 V → 3,3 V, CL = 20 pF): tPLH = typisch 0,6 ns (maximal 1,0 ns); tPHL = 1,2 ns typisch (maximal 3,0 ns)
• Aufwärtsübersetzung (1,2 V → 1,8 V, CL = 20 pF): tPLH = 1,1 ns typisch (maximal 1,5 ns); tPHL = 1,7 ns typisch (maximal 3,0 ns)
• Maximale Übertragungsfrequenz (fMAX): mindestens 40 MHz (RUP = 100 Ω, CL = 30 pF), deckt problemlos Standard/Fast/Fast-Mode Plus I²C-, I3C-, MDIO-, UART-, I2S- und SPI-Schnittstellen ab.

ETF0104 Wichtige Spezifikationen und Paketvergleich

Alle drei ETF0104-Paketvarianten verfügen über a Durchfluss-Pinbelegung (A1–A4 auf der einen Seite und B1–B4 auf der gegenüberliegenden Seite) zur Vereinfachung der geradlinigen Leiterbahnführung auf der Leiterplatte:

(Hinweis: Auf dem TSSOP14 ETF0104V, Pins 1 und 9 sind NC [Nicht verbunden]. Siehe Abbildung 1 und die Pin-Funktionstabelle im ETF0104 Datenblatt beim Erstellen von PCB-Footprints.)

Auswahl von Pull-Up-Widerständen und Richtlinien für das PCB-Design

1. Behalten Sie VCCA (REF_A) als niedrigste Versorgungsspannung bei:REF_A legt die Klemmschwelle des internen Schalters fest und muss immer an die niedrigste Schnittstellenspannung (0,9 V ≤ VCCA ≤ 5,5 V) angeschlossen werden, während REF_B an die höhere Versorgung angeschlossen wird (VCCB ≥ VCCA + 0,8 V in Standard-Bias-Konfigurationen).
2. Konfigurieren Sie Pull-Up-Widerstände für die Aufwärts- und Abwärtsübersetzung:
   1. Up-Übersetzung (A nach B): Pull-Up-Widerstände (RB) zur High-Side-Pull-Up-Versorgung (VPU ≤ VCCB) sind immer auf der B-Seite erforderlich weil der Passschalter ausgeschaltet wird, wenn An auf HIGH geht. Pull-up-Widerstände auf der A-Seite (RA) werden nur benötigt, wenn der A-seitige Treiber ein Open-Drain-Treiber ist (z. B. I²C) oder einen Eingangsverlust von mehr als 1 µA aufweist.
   2. Nur Abwärtsübersetzung (von B nach A mit Push-Pull-Treiber): Wenn ein Kanal nur von einem Push-Pull-Sender auf der B-Seite nach unten zu einem CMOS-Empfänger auf der A-Seite mit geringem Leckstrom (< 1 µA) übersetzt, können externe Pull-up-Widerstände auf diesem Kanal weggelassen werden.
3. Datenrate gegen Treiberstrom (IOL) ausgleichen:
   1. Die maximale Datenrate wird durch die B-seitige RC-Zeitkonstante während steigender Flanken bestimmt: fMAX ≈ 1 / (6 × RB1 × CB1)
   2. Beim Ziehen einer Leitung auf LOW muss der aktive Treiber den kombinierten Strom aus beiden Pull-up-Widerständen aufnehmen: IOL ≈ (VCCA / RA1) + (VCCB / RB1)
   3. Für Standard-I²C-Busse mit 400 kHz–1 MHz liegen die Pull-up-Werte zwischen 1 kΩ und 4,7 kΩ sorgen für saubere Anstiegsflanken und halten gleichzeitig den Senkenstrom innerhalb der Grenzen des I²C-Treibers; Bei Hochgeschwindigkeits-Multi-Megahertz-Verbindungen verringern niedrigere Widerstandswerte (bis zu 100 Ω–220 Ω) die Anstiegszeit (tR ≈ 10 ns bei RUP = 220 Ω, CL = 50 pF).
4. REF_B und REF_A lokal entkoppeln: Platzieren Sie a 0,1 µF Keramikfilterkondensator in der Nähe der REF_B- und REF_A-Pins, um die Bias-Referenz beim schnellen Mehrkanalschalten zu stabilisieren.

Benötigen Sie einen 2-Kanal- oder 8-Kanal-Übersetzer oder eine dedizierte SIM-Kartenschnittstelle? Entdecken Sie die ETF0102 2-Bit bidirektionaler Pegelumsetzer, lesen Sie unsere Artikel zum Thema ETS0108 8-Kanal bidirektionaler Pegelumsetzer Und ET4559 SIM-Karten-Level-Übersetzer, oder stöbern Sie im vollständigen ETEK-Angebot Produktlinie Level Shifter IC.

Häufig gestellte Fragen

Warum eignet sich der ETF0104 als 4-Bit-Levelshifter für I2C- und I3C-Busse?

Der ETF0104 verwendet eine passive Schalterarchitektur mit niedrigem RON (typisch 3,0 Ω), die beides unterstützt Open-Drain und Push-Pull Signalisierung ohne Richtungssteuerstift. Da es keinen internen One-Shot-Ausgangstreiber gibt, der bei I²C-ACK-Handshakes oder dynamischem I3C-Switching zu Buskonflikten führen könnte, fließen Signale bidirektional mit einer Verzögerung von weniger als einer Nanosekunde.

Kann ein ETF0104 sowohl Open-Drain-I2C-Leitungen als auch Push-Pull-GPIO- oder SPI-Signale gleichzeitig übersetzen?

Ja. Alle vier Kanäle (A1–A4 ↔ B1–B4) arbeiten unabhängig zwischen den gemeinsamen Spannungsdomänen REF_A und REF_B. Beispielsweise können zwei Kanäle einen Open-Drain-I²C-Bus (SDA, SCL) mit Pull-up-Widerständen auf beiden Seiten übersetzen, während die verbleibenden zwei Kanäle Push-Pull-Interrupt-, Chip-Select- oder UART-Signale übersetzen.

Welche Mindestspannung unterstützt der ETF0104?

Die Niederspannungs-Referenzversorgung REF_A (VCCA) unterstützt die bidirektionale Übersetzung bis hinunter zu 0,95 V (mit spezifizierten Anwendungsbedingungen von 0,9 V bis 5,5 V), während REF_B (VCCB) unterstützt 1,62 V bis 5,0 V (bis zu 5,5V). Dies ermöglicht eine direkte Übersetzung zwischen 1,0 V/1,2 V/1,8 V Kernlogik und 1,8 V/2,5 V/3,3 V/5,0 V Peripheriegeräten.

Wie verhält sich der EN-Pin beim Ein- und Ausschalten?

Wenn der EN-Pin auf LOW gezogen wird (VIL(EN) ≤ ​​0,3 × VCCA), werden alle vier A-seitigen und B-seitigen I/O-Ports in einen hochohmigen Zustand (Hi-Z) versetzt und der Abschaltstrom fällt auf 0,01 µA typisch. Das Ziehen von EN HIGH (VIH(EN) ≥ 0,7 × VCCA) oder das direkte Binden von EN an REF_A ermöglicht eine bidirektionale Übersetzung über alle Kanäle hinweg.

Fazit: Flexible 4-Kanal-Spannungsumsetzung auf kleinstem Raum

Egal, ob Sie zwei I²C-Busse, eine I3C-Sensorschnittstelle oder eine 4-Draht-SPI-Verbindung über 0,95-V- bis 5,0-V-Domänen überbrücken, das ETF0104 sorgt für ein verzerrungsarmes, richtungsloses Bild 4-Bit-Levelshifter für I2C und Push-Pull-Schnittstellen in TSSOP14- und ultrakompakten QFN12-Gehäusen.

👉 Besuchen Sie die Produktseite ETF0104, laden Sie die herunter Datenblatt ETF0104, oder erkunden Sie ETEKs Level-Shifter-IC-Portfolio

✉️ Muster anfordern: https://www.etekmicro.com/sample