ET74LVCH8T245
ET74LVCH8T245 Mô tả chung
ET74LVCH8T245 là bộ thu phát nguồn kép 8 bit cho phép dịch mức hai chiều. Nó có hai cổng đầu vào-đầu ra 8 bit (An và Bn), đầu vào điều khiển hướng (DIR), đầu vào cho phép đầu ra (OE) và các chân cung cấp kép (VCC(A) và VCC(B)). Cả VCC(A) và VCC(B) đều có thể được cung cấp ở bất kỳ điện áp nào trong khoảng từ 1,2V đến 5,5V, giúp thiết bị phù hợp để chuyển đổi giữa bất kỳ nút điện áp thấp nào (1,2V, 1,8V, 2,5V, 3,3V, 3,6V, 4,5V, 5V và 5,5V). Chân An, OE và DIR được tham chiếu đến VCC(A) và chân Bn được tham chiếu đến VCC(B). Mức CAO trên DIR cho phép truyền từ An đến Bn và mức THẤP trên DIR cho phép truyền từ Bn đến An. Đầu vào kích hoạt đầu ra ( OE ) có thể được sử dụng để vô hiệu hóa các đầu ra để các bus được cách ly một cách hiệu quả.
Thiết bị được chỉ định đầy đủ cho các ứng dụng tắt nguồn một phần bằng IOFF. Mạch IOFF vô hiệu hóa đầu ra, ngăn chặn mọi dòng điện ngược gây tổn hại qua thiết bị khi thiết bị tắt nguồn. Ở chế độ treo khi VCC(A) hoặc VCC(B) ở mức GND, cả hai đầu ra An và Bn đều ở trạng thái TẮT trở kháng cao. Mạch giữ bus ở phía được cấp nguồn luôn hoạt động.
ET74LVCH8T245 có mạch giữ bus hoạt động được cung cấp để giữ các đầu vào dữ liệu nổi hoặc không sử dụng ở mức logic hợp lệ. Tính năng này giúp loại bỏ sự cần thiết của điện trở kéo lên hoặc kéo xuống bên ngoài.
Các tính năng chính của ET74LVCH8T245
- Dải điện áp cung cấp rộng:
- Thiết kế đường ray kép có thể cấu hình đầy đủ
- Tốc độ dữ liệu tối đa
- Bus Giữ dữ liệu đầu vào
- Mạch IOFF cung cấp hoạt động ở chế độ tắt nguồn một phần
- Phạm vi nhiệt độ môi trường xung quanh từ -40°C đến 125°C
- Bảo vệ ESD tuân thủ tiêu chuẩn JESD22
- Hiệu suất chốt vượt quá ±100mA mỗi JEDEC JESD78F
- Đóng gói: QFN24 (3,50mm × 5,50mm); QFN24 (2.0mm × 4.0mm); TSSOP24 (7,80mm × 4,40mm)
Tài liệu kỹ thuật ET74LVCH8T245
| Kiểu | Tiêu đề | Định dạng | Ngày |
|---|---|---|---|
| Bảng dữ liệu | ET74LVCH8T245 | 2026-07-31 |

