DANS
74HC164
Contact
Description générale
Ces registres à décalage 8 bits comportent des entrées série à porte ET et une entrée CLR claire asynchrone. Les entrées série fermées (A et B) permettent un contrôle complet des données entrantes ; un niveau bas à l'une ou l'autre entrée inhibe l'entrée des nouvelles données et réinitialise la première bascule au niveau bas à l'impulsion d'horloge (CLK) suivante. Une entrée de haut niveau active l'autre entrée, qui détermine ensuite l'état de la première bascule.
Les données sur les entrées série peuvent être modifiées lorsque CLK est haut ou bas, à condition que les exigences minimales de temps de configuration soient respectées. La synchronisation se produit lors de la transition de niveau bas à haut de CLK.
Spécification
Échantillon
Caractéristiques
- Conçu pour un fonctionnement de 2 V à 6 V VCC
- Les entrées tolérantes aux surtensions acceptent des tensions jusqu'à 6 V
- Capacité de sortie et de source équilibrées ± 5,2 mA
- Entrées série à porte ET (activer/désactiver)
- Effacement direct
- La protection ESD est conforme à la norme JESD22
- Les performances de verrouillage dépassent ± 100 mA selon JEDEC JESD78F
- Contenu : SOP14 (3,90 mm × 8,65 mm) ; TSSOP14 (4,40 mm × 5,50 mm).
