IN
74HC164
Kontakt
Allgemeine Beschreibung
Diese 8-Bit-Schieberegister verfügen über UND-verknüpfte serielle Eingänge und einen asynchronen Clear-CLR-Eingang. Die geschlossenen seriellen Eingänge (A und B) ermöglichen die vollständige Kontrolle über eingehende Daten. Ein Low-Pegel an einem der Eingänge verhindert die Eingabe neuer Daten und setzt das erste Flip-Flop beim nächsten Taktimpuls (CLK) auf den Low-Pegel zurück. Ein High-Level-Eingang aktiviert den anderen Eingang, der dann den Zustand des ersten Flip-Flops bestimmt.
Daten an den seriellen Eingängen können geändert werden, während CLK hoch oder niedrig ist, sofern die Mindestanforderungen an die Einrichtungszeit erfüllt sind. Die Taktung erfolgt beim Übergang von CLK vom niedrigen zum hohen Pegel.
Spezifikation
Probe
Merkmale
- Entwickelt für den VCC-Betrieb mit 2 V bis 6 V
- Überspannungstolerante Eingänge akzeptieren Spannungen bis 6 V
- ±5,2 mA symmetrische Ausgangs-Senken- und Quellenfähigkeit
- UND-verknüpfte (Aktivieren/Deaktivieren) serielle Eingänge
- Direkt klar
- ESD-Schutz entspricht dem JESD22-Standard
- Latch-up-Leistung übersteigt ±100 mA gemäß JEDEC JESD78F
- Paket: SOP14 (3,90 mm × 8,65 mm); TSSOP14 (4,40 mm × 5,50 mm)
